

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 2003249649
PUBLICATION DATE : 05-09-03


APPLICATION DATE : 26-02-02
APPLICATION NUMBER : 2002049464

APPLICANT : TOSHIBA CORP;

INVENTOR : INUMIYA SEIJI;

INT.CL. : H01L 29/78 H01L 21/316

TITLE : SEMICONDUCTOR DEVICE AND
MANUFACTURING METHOD
THEREFOR



ABSTRACT : PROBLEM TO BE SOLVED: To provide a semiconductor device and a method for manufacturing it that uses a high dielectric material as a gate insulation film while formation of an interfacial oxide layer is restrained.

SOLUTION: This semiconductor device comprises a semiconductor layer (10); a gate insulation film (12) of oxide containing a metal element, which is formed on the semiconductor layer, and in which content of at least one of nitrogen (N) and aluminum (Al) in both ends of the film is relatively higher than that in the center as viewed in a direction parallel to the film surface; and a gate electrode (13) formed on the gate insulation film.

COPYRIGHT: (C)2003,JPO

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-249649

(P2003-249649A)

(43)公開日 平成15年9月5日 (2003.9.5)

(51)Int.Cl.⁷

H 01 L 29/78
21/316

識別記号

F I

テ-7コ-ト⁸ (参考)

H 01 L 21/316
29/78

X 5 F 0 5 8
3 0 1 G 5 F 1 4 0

審査請求 有 請求項の数13 O L (全29頁)

(21)出願番号 特願2002-49464(P2002-49464)

(22)出願日 平成14年2月26日 (2002.2.26)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 西山 彰

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72)発明者 犬宮 誠治

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(74)代理人 100088487

弁理士 松山 允之 (外1名)


最終頁に続く

(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 高誘電材料をゲート絶縁膜として用いつつ、上述したような界面酸化層の形成を抑制できる半導体装置及びその製造方法を提供することを目的とする。

【解決手段】 半導体層(10)と、前記半導体層の上に設けられ、金属元素を含有する酸化物からなり、膜面に対して平行な方向に見たときにその中央よりも両端において窒素(N)及びアルミニウム(A1)の少なくともいずれかの含有量が相対的に高いゲート絶縁膜(12)と、前記ゲート絶縁膜の上に設けられたゲート電極(13)と、を備えた半導体装置を提供する。



【特許請求の範囲】

【請求項1】半導体層と、前記半導体層の上に設けられ、金属元素を含有する酸化物からなり、膜面に対して平行な方向に見たときにその中央よりも両端において窒素(N)及びアルミニウム(A1)の少なくともいずれかの含有量が相対的に高いゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を備えたことを特徴とする半導体装置。

【請求項2】半導体層と、

前記半導体層の上に設けられ、金属の酸化物を含有するゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、を備えた半導体装置であって、前記ゲート絶縁膜中の前記半導体層との界面における窒素(N)及びアルミニウム(A1)の少なくともいずれかの含有量が、ゲート長方向にみてその中央部よりも端部において高いことを特徴とする半導体装置。

【請求項3】半導体層と、

前記半導体層の上に設けられ、金属元素を含有する酸化物からなるゲート絶縁膜と、

前記ゲート絶縁膜の両端に隣接して設けられ、窒素(N)及びアルミニウム(A1)の少なくともいずれかの濃度が前記ゲート絶縁膜よりも高い高濃度領域と、前記ゲート電極及び前記高濃度領域の上に設けられたゲート電極と、

を備えたことを特徴とする半導体装置。

【請求項4】前記ゲート絶縁膜は、その膜厚方向にみたときに前記半導体層に近い側よりも前記ゲート電極に近い側において窒素(N)及びアルミニウム(A1)の少なくともいずれかの含有量が相対的に高いことを特徴とする請求項1～3のいずれか1つに記載の半導体装置。

【請求項5】前記窒素の少なくとも一部は、シリコン(Si)と結合していることを特徴とする請求項1～4のいずれか1つに記載の半導体装置。

【請求項6】前記ゲート電極は、その側面と、前記ゲート絶縁膜に接する前記ゲート電極の下面との間に曲面を有し、前記曲面及び前記側面は、酸化物により被覆されることを特徴とする請求項1～5のいずれか1つに記載の半導体装置。

【請求項7】半導体層と、

前記半導体層の上に設けられ、金属元素を含有する酸化物からなるゲート絶縁膜と、

前記ゲート絶縁膜の上に設けられたゲート電極と、

前記ゲート絶縁膜に隣接した前記半導体層の表面において、前記半導体層を構成する材料を酸化することにより形成された第1の酸化層と、

前記ゲート電極の側面において、前記ゲート電極を構成する材料を酸化することにより形成された第2の酸化層と、

を備え、

前記第2の酸化層の層厚は、前記第1の酸化層の層厚よりも厚くないことを特徴とする半導体装置。

【請求項8】前記金属元素は、スカンジウム(Sc)、イットリウム(Y)、ジルコニウム(Zr)、ハフニウム(Hf)及びランタノイド系元素よりなる群から選択されたいずれかの元素であることを特徴とする請求項1～7のいずれか1つに記載の半導体装置。

【請求項9】半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、

前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、

前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成し、前記酸化物からなる層を選択的にエッチングしてゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜の端部から窒素(N)及びアルミニウム(A1)の少なくともいずれかを導入する工程と、

前記ゲート電極の側面を酸化する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項10】半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、

前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、

前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成する工程と、

前記酸化物からなる層を、その端部が前記ゲート電極の側面よりも後退したオーバーハング部分を有するように選択的にエッチングしてゲート絶縁膜を形成する工程と、

前記オーバーハング部分に窒素(N)及びアルミニウム(A1)の少なくともいずれかを含有する材料を充填する工程と、

前記ゲート電極の側面を酸化する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項11】半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、

前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、

前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成し、前記酸化物からなる層を選択的にエッチングしてゲート絶縁膜を形成する工程と、

前記ゲート電極の側面を活性な酸素に晒すことにより酸化層を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項12】前記活性な酸素は、酸素ラジカルまたは酸素イオンであることを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】前記導電性材料を形成する工程の前に、前記酸化物からなる層の表面付近に窒素(N)及びアルミニウム(A1)の少なくともいずれかを導入する工程をさらに備えたことを特徴とする請求項9～12のいず

れか1つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、酸化シリコンよりも高い誘電率を有する金属酸化物などの材料からなるゲート絶縁膜を設けたMIS (Metal-Insulator-Semiconductor) 型の半導体装置及びその製造方法に関する。

【0002】

【従来の技術】MOSトランジスタの微細化はとどまるところを知らず、既に0.1μmのゲート長を目前にしている。これは、とりもなおさず、微細化が素子の高速化につながり、さらに低消費電力化にもつながるという「縮小則」がいまだ成り立っているからである。また、微細化そのものが素子の占有面積の縮小をもたらし、同じチップ面積により多くの素子を搭載できることに由来するLSIそのものの「多機能化」という側面を満足することからも、微細化の追求がなされていると理解できる。

【0003】しかしながら、縮小則の追求は0.1μmを境に大きな壁にぶつかることが予想されている。その「壁」とは、ゲート酸化膜の薄膜化が限界にくるということに起因する。従来、ゲート電極の下に設けられる絶縁膜の材料としては、SiO₂ (酸化シリコン) が用いられてきた。これは、出来上がった絶縁膜が固定電荷をほとんど含有しないこと、およびチャネル部のSi (シリコン) との境界にほとんど界面準位を形成しないこと、という素子動作上不可欠な2つの特質を満足できるからであった。酸化シリコンはまた、薄い膜を制御性良く簡単に形成できるという特長も有してきた。

【0004】しかし、SiO₂の比誘電率は3.9程度と低い。ゲート長 (Lg) 0.1μm以下の世代では、トランジスタの性能を満足するために、ゲート絶縁膜に対して3nm以下の膜厚が要求されることになるが、一方で、その膜厚においては、キャリアの膜中の直接トンネリング現象によるゲート/基板間のリーク電流の増加が問題になることが予測される。このトレードオフ関係は、SiO₂をゲート絶縁膜として用いる限り本質的についてまわる問題であり、回避不可能と考えられる。

【0005】これに対して、SiO₂よりも比誘電率が大きい高誘電材料を用いることによりゲート絶縁膜を厚く形成し、このようなトンネリング現象を回避することが考えられる。その材料としては、ZrO₂ (酸化ジルコニウム) やHfO₂ (酸化ハフニウム) あるいはこれらのシリケートなどの高誘電材料を用いた場合には、ゲート絶縁膜102の上下に、SiO₂を主成分とする厚い界面酸化層105が形成されてしまう。ここで、ゲート長が長い場合、あるいは酸化の熱工程が軽い場合には、図26 (b) に表したようにゲートの端部では厚く、ゲートの中央付近においては薄くなる、いわゆる楔形のSiO₂を主成分とする界面酸化層105が形成される。これに対して、ゲート長が短い場合、あるいは酸化の熱工程が激しい場合には、図26 (c) に表したように、ソース/ドレイン両側からゲートの下を貫通する厚い一様なSiO₂を主成分とする界面酸化層105がゲート絶縁膜102の上下に形成される。

【0006】

【発明が解決しようとする課題】しかしながら、本発明者の試作検討の結果、これらの高誘電材料を用いたゲート絶縁膜を有する半導体装置を、通常のプロセスフローにより製造すると、以下に説明するような問題が起こることが判明した。

【0007】図25及び図26は、通常のプロセスフローによりMISFET (MIS Field Effect Transistor) を製造する際の要部工程を表す工程断面図である。

【0008】まず、図25 (a) に表したように、シリコン半導体層101の表面付近に絶縁性の材料からなる素子分離領域101を設け、さらに半導体層101の上にゲート絶縁膜102を形成する。

【0009】次に、図25 (b) に表したように、ゲート絶縁膜102の上にゲート電極となる多結晶シリコン層103を形成する。

【0010】次に、図25 (c) に表したように、多結晶シリコン層をパターニングしてゲート電極103を形成する。

【0011】次に、図26 (a) に表したように、ゲート絶縁膜102をパターニングする。

【0012】しかる後に、図26 (b) に表したように、ゲート電極103の端部を丸めるための酸化工程を実施する。これは、ゲート電極103の端部における電界集中を緩和し、またゲート電極103の加工時やエクステンション部のイオン注入によってゲート絶縁膜102の端部に生じるダメージ (損傷) を回復するために特に効果がある工程である。この酸化工程の際には、図示した如く、半導体層101やゲート電極103の露出表面に、通常の厚さのSiO₂膜104が形成される。

【0013】しかし、ゲート絶縁膜102として、上述したZrO₂ (酸化ジルコニウム) やHfO₂ (酸化ハフニウム) あるいはこれらのシリケートなどの高誘電材料を用いた場合には、ゲート絶縁膜102の上下に、SiO₂を主成分とする厚い界面酸化層105が形成されてしまう。ここで、ゲート長が長い場合、あるいは酸化の熱工程が軽い場合には、図26 (b) に表したようにゲートの端部では厚く、ゲートの中央付近においては薄くなる、いわゆる楔形のSiO₂を主成分とする界面酸化層105が形成される。これに対して、ゲート長が短い場合、あるいは酸化の熱工程が激しい場合には、図26 (c) に表したように、ソース/ドレイン両側からゲートの下を貫通する厚い一様なSiO₂を主成分とする界面酸化層105がゲート絶縁膜102の上下に形成される。

【0014】このようにゲート絶縁膜102の上下に界面酸化層105が形成されるという現象は、SiO₂やSiONをゲート絶縁膜として用いた場合には見られず、ZrO₂ (酸化ジルコニウム) やHfO₂ (酸化ハフニウム) などの金属酸化物あるいはこれらのシリケート

トなどの高誘電材料を用いた場合に顕著となる特有な現象である。

【0015】この理由はおそらく、 SiO_2 や $SiON$ を用いた場合と比べて、金属酸化物あるいはそのシリケートを用いたゲート絶縁膜の中では酸素 (O) が拡散しやすいこと、またこれら酸素が金属酸化物を含有するゲート絶縁膜中で活性になり、周りの Si (シリコン) を酸化させやすいことに由来すると考えられる。

【0016】しかし、このような酸化シリコンからなる界面酸化層 105 は誘電率が小さいために、得られるトランジスタの特性に悪影響を与える。具体的には、

(1) しきい値が非常に高くなってしまう、(2) 特にゲート長 (L_g) が短くなったときに界面酸化層 105 の層厚が増すため、しきい値が非常に高いくなってしまう、(3) 電流駆動力が減少する、(4) しきい値や駆動力などの特性がばらつく、などの問題が生ずることとなる。

【0017】また、このように制御されずに形成される界面酸化層 105 と高誘電材料からなるゲート絶縁膜 102 との界面にはトラップが発生しやすく、特にドレン端で発生するホットキャリアのトラップサイトとなって、トランジスタの信頼性を劣化させやすいという問題も生ずる。

【0018】近年、ゲート電極 103 の材料として多結晶シリコンではなく、金属やシリサイドを用いる場合もあり、必ずしも図 26 に表したような酸化を行わない場合もある。しかしその場合にも、ゲート側壁の形成のための CVD (Chemical Vapor Deposition) 工程は必ず必要である。この CVD 工程において、雰囲気ガス中の酸素あるいは真空中の残留酸素によって、図 26 に関して前述したものと同様の界面酸化層 105 が形成され、MISFET の動作特性や信頼性を劣化させるという問題が生ずるおそれがある。

【0019】本発明はかかる課題の認識に基づいてなされたものであり、その目的は、高誘電材料をゲート絶縁膜として用いつつ、上述したような界面酸化層の形成を抑制できる半導体装置及びその製造方法を提供することにある。

【0020】

【課題を解決するための手段】上記目的を達成するため、本発明の第 1 の半導体装置は、半導体層と、前記半導体層の上に設けられ、金属元素を含有する酸化物からなり、膜面に対して平行な方向に見たときにその中央よりも両端において窒素 (N) 及びアルミニウム (A1) の少なくともいずれかの含有量が相対的に高いゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を備えたことを特徴とする。

【0021】上記構成によれば、高誘電材料をゲート絶縁膜として用い、製造プロセスにおける不必要な界面酸化層の形成を抑制した高性能の半導体装置を提供でき

る。例えば、ゲート電極の端部を丸める工程における界面酸化層の形成を抑制できる。また上記構成によれば、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつエクステンション部の不純物の活性化、あるいはゲート側壁の形成を行なうことができ、高性能の半導体装置を提供できる。

【0022】また、本発明の第 2 の半導体装置は、半導体層と、前記半導体層の上に設けられ、金属の酸化物を含有するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を備えた半導体装置であって、前記ゲート絶縁膜中の前記半導体層との界面における窒素 (N) 及びアルミニウム (A1) の少なくともいずれかの含有量が、ゲート長方向にみてその中央部よりも端部において高いことを特徴とする。

【0023】上記構成によても、高誘電材料をゲート絶縁膜として用い、製造プロセスにおける不必要な界面酸化層の形成を抑制した高性能の半導体装置を提供できる。例えば、ゲート電極の端部を丸める工程、エクステンション部の不純物の活性化、あるいはゲート側壁の形成などの工程を、界面酸化層の形成を抑制しつつ行なうことができ、高性能の半導体装置を提供できる。また、本発明の第 3 の半導体装置は、半導体層と、前記半導体層の上に設けられ、金属元素を含有する酸化物からなるゲート絶縁膜と、前記ゲート絶縁膜の両端に隣接して設けられ、窒素 (N) 及びアルミニウム (A1) の少なくともいずれかの濃度が前記ゲート絶縁膜よりも高い高濃度領域と、前記ゲート電極及び前記高濃度領域の上に設けられたゲート電極と、を備えたことを特徴とする。

【0024】上記構成によても、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲート電極の端部を丸める工程などができる、高性能の半導体装置を提供できる。

【0025】ここで、前記ゲート絶縁膜は、その膜厚方向にみたときに前記半導体層に近い側よりも前記ゲート電極に近い側において窒素 (N) 及びアルミニウム (A1) の少なくともいずれかの含有量が相対的に高いものとすれば、酸素の侵入をさらに強固に阻止できる。

【0026】また、前記窒素の少なくとも一部は、シリコン (Si) と結合していることとしても、酸素の侵入をさらに強固に阻止できる。

【0027】また、前記ゲート電極は、その側面と、前記ゲート絶縁膜に接する前記ゲート電極の下面との間に曲面を有し、前記曲面及び前記側面は、酸化物により被覆されてなるものとすれば、電界の集中を緩和できるなど、高い性能を得ることができる。

【0028】また、本発明の第 4 の半導体装置は、半導体層と、前記半導体層の上に設けられ、金属元素を含有する酸化物からなるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート絶縁膜に隣接した前記半導体層の表面において、前記半導体層を構

成する材料を酸化することにより形成された第1の酸化層と、前記ゲート電極の側面において、前記ゲート電極を構成する材料を酸化することにより形成された第2の酸化層と、を備え、前記第2の酸化層の層厚は、前記第1の酸化層の層厚よりも厚くないことを特徴とする。

【0029】上記構成によれば、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲート電極の端部を丸めた高性能の半導体装置を提供できる。またさらに、第1の酸化層の厚みを確保して耐圧やリーキが少なく、ゲート側壁のボイドなどの発生も阻止できる半導体装置を実現できる。

【0030】以上説明した第1乃至第3のいずれの半導体装置においても、前記金属元素は、スカンジウム (Sc)、イットリウム (Y)、ジルコニウム (Zr)、ハフニウム (Hf) 及びランタノイド系元素よりなる群から選択されたいずれかの元素とすることができます。

【0031】ここで、「ランタノイド系元素」とは、原子番号が57から71までの希土類元素すなわち、ランタン (La)、セリウム (Ce)、プラシオジム (Pr)、ネオジウム (Nd)、プロメチウム (Pm)、サマリウム (Sm)、ユーロビウム (Eu)、ガドリニウム (Gd)、テルビウム (Tb)、ジスプロシウム (Dy)、ホルミウム (Ho)、エルビウム (Er)、ツリウム (Tm)、イッテルビウム (Yb) 及びルテニウム (Lu) をいう。

【0032】一方、本発明の第1の半導体装置の製造方法は、半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成し、前記酸化物からなる層を選択的にエッチングしてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の端部から窒素 (N) 及びアルミニウム (Al) の少なくともいずれかを導入する工程と、前記ゲート電極の側面を酸化する工程と、を備えたことを特徴とする。

【0033】上記構成によれば、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲート電極の端部を丸めた高性能の半導体装置を提供できる。

【0034】また、本発明の第2の半導体装置の製造方法は、半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成する工程と、前記酸化物からなる層を、その端部が前記ゲート電極の側面よりも後退したオーバーハング部分を有するように選択的にエッチングしてゲート絶縁膜を形成する工程と、前記オーバーハング部分に窒素 (N) 及びアルミニウム (Al) の少なくともいずれかを含有する材料を充填する工程と、前記ゲート電極の側面を酸化する工程と、を備えたことを特徴とする。

【0035】上記構成によても、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲート電極の端部を丸めた高性能の半導体装置を提供できる。

【0036】また、本発明の第3の半導体装置の製造方法は、半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成し、前記酸化物からなる層を選択的にエッチングしてゲート絶縁膜を形成する工程と、前記ゲート電極の側面を活性な酸素に晒すことにより酸化層を形成する工程と、を備えたことを特徴とする。

【0037】上記構成によても、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲート電極の端部を丸めた高性能の半導体装置を提供できる。またさらに、ソースドレイン領域の表面の酸化層の厚みを確保して耐圧やリーキが少なく、ゲート側壁のボイドなどの発生も阻止できる半導体装置を実現できる。

【0038】ここで、前記活性な酸素は、酸素ラジカルまたは酸素イオンであるものとすることができます。

【0039】また、上記第1乃至第3の製造方法において、前記導電性材料を形成する工程の前に、前記酸化物からなる層の表面付近に窒素 (N) 及びアルミニウム (Al) の少なくともいずれかを導入する工程をさらに備えたものとすることにより、ゲート電極の側面を酸化する工程において、酸素の侵入をさらに強固に阻止できる。本発明の第1の半導体装置の製造方法は、半導体層の上に金属元素を含有する酸化物からなる層を形成する工程と、前記酸化物からなる層の上に導電性材料からなる層を形成する工程と、前記導電性材料からなる層を選択的にエッチングしてゲート電極を形成し、前記酸化物からなる層を選択的にエッチングしてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の端部から窒素 (N) 及びアルミニウム (Al) の少なくともいずれかを導入する工程と、イオン注入によりエクステンション部に不純物を導入し、非酸化性雰囲気で活性化のための熱処理をすること、あるいはゲート側壁形成のためのSiO₂やSiNのCVD工程を行なうことのどちらか一方あるいは両方を備えたことを特徴とする。

【0040】上記構成によれば、高誘電材料をゲート絶縁膜として用い、界面酸化層の形成を抑制しつつゲートエクステンション部の形成、あるいはゲート側壁の形成ができる。

【0041】窒素を含有した材料、特にシリコンの窒化物あるいは酸化窒化物、また、アルミニウムを含有した材料、例えば酸化アルミニウムあるいは窒化アルミニウムまたは酸化窒化アルミニウムは、それらの材料中における酸素の拡散係数が、酸化シリコンにおける拡散係数よりも小さくなる。このため、これらの材料からなる

「高濃度領域」をゲート絶縁膜の両端に設けることにより、金属の酸化物が端面まで露出したゲート絶縁膜と比べて、ゲート端からの酸素の侵入・拡散を強固に阻止することができる。その結果として、ゲート絶縁膜の上下において、異常な酸化により界面酸化層が形成されるという問題を解消することが可能となる。

【0042】また、窒素、シリコン、アルミニウムなどをゲート絶縁膜の端部に導入することにより、トランジスタのキャリア走行部いわゆるチャネル部の上のゲート絶縁膜と端部とでは、当然に比誘電率が変化する。このことは、以下に説明するような利点を有する。

【0043】まず、これら高濃度領域の比誘電率が相対的に低くなる場合には、ソース／ドレインとゲート電極との容量結合が弱くなることにより、トランジスタの負荷容量が小さくなる結果、トランジスタの動作を高速にすることができる。

【0044】一方、これら高濃度領域の比誘電率が相対的に高くなる場合には、ソース／ドレイン伸びだし部（エクステンション領域などと称する）の抵抗がゲートの電圧により低くなる効果を利用して電流駆動力をあげることが可能となり、また、エクステンション部の電界を下げる効果によりトランジスタのホットキャリア信頼性を向上させることができる。

【0045】高濃度領域の比誘電率は高くなるか、あるいは低くなるかのいずれかであるので、所望のLSIなどにおいて必要とされるトランジスタの役割に応じて適宜、最適な材料を選択して使い分けることが可能である。

【0046】また近年、金属の酸化物を含有する材料のようなバンドギャップの小さい材料をゲート絶縁膜に用いる場合、ドレイン端におけるホットキャリアが障壁を乗り越えてゲートに流れ込むことによる消費電力増加が問題となりつつある。

【0047】これに対して、本発明によれば、ドレイン端部のみにバンドギャップが大きい材料を配置することが可能であり、このような消費電力の増加を抑制可能である。

【0048】またさらに近年、金属の酸化物を含有する材料のようなバンドギャップが小さく耐圧が小さい材料がとくに電界の強いゲート端にあることによる絶縁破壊が問題となりつつある。これに対しても、本発明によればドレイン端部のみにバンドギャップが大きい材料を配置することが可能であり、このような絶縁破壊の問題を抑制可能である。

【0049】また、エクステンション部の上方周辺のゲート絶縁膜にのみ意図的に大きな濃度の窒素やアルミニウムが配置されていることも本発明の特徴のひとつである。

【0050】一方、窒素やアルミニウムは、酸素(O)と結びついたり、Si-O(シリコン-酸素)のネット

ワーク内に取り込まれると、正の電荷及び負の電荷を形成する。このような電荷の形成は、トランジスタのしきい値を変化させたり、ゲート絶縁膜の近傍を走行するキャリアの散乱を促進し、トランジスタの駆動力を低下させる場合がある。これに対して、本実施形態においては、このような問題を引き起こす心配がないエクステンション領域15の上のゲート絶縁膜12に高濃度の窒素やアルミニウムを導入するので、このような問題を起こす心配はない。

【0051】また、窒素やアルミニウムは、酸素と結びついたり、Si-Oのネットワーク内に取り込まれると電荷のトラップ中心をつくる場合もある。このようなトラップが多数存在すると、キャリアが捕らえられることによるしきい値の変化が生じたり、あるいはゲート絶縁膜全体としての絶縁特性の劣化を引き起こす場合がある。これに対しても、本実施形態によれば、やはりエクステンション領域15の上にのみ高濃度の窒素やアルミニウムを導入するので、このような影響を受けにくいという点でも有利である。

【0052】また、本発明においては、ゲート電極の端部を丸めるための側面酸化工程において、酸素ラジカルや酸素イオンなどの活性な酸素を用いることにより、ゲート絶縁膜の内部に活性な酸素を侵入させることなく、ゲート電極の表面のみを効率的に酸化させることができる。この効果は、特に、ゲート絶縁膜の材料として、酸化シリコンよりも誘電率が高い金属元素の酸化物などを用いた場合に顕著となり、これらの酸素が侵入・拡散しやすいゲート絶縁膜を用いた場合でも、界面酸化層の形成を阻止しつつ、ゲート電極の丸め工程を実施することができる。

【0053】

【発明の実施の形態】以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。

【0054】(第1の実施の形態) 図1は、本発明の第1の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【0055】すなわち、同図に表した半導体装置は、本発明をMISFETに適用したものである。半導体層10の表面付近に素子分離領域11が形成され、これらにより分離された半導体部分にトランジスタが形成されている。このトランジスタは、半導体層10の上に、ゲート絶縁膜12とゲート電極13とが積層されたゲート構造を有する。

【0056】このゲート構造の両側には、側壁16が設けられ、その外側にソース領域17及びドレイン領域17が形成されている。そして、これらソース・ドレイン領域からゲートの下に向けて、ソース・エクステンション領域15とドレイン・エクステンション領域15がそれぞれ延出している。

【0057】またさらに、ゲート電極13、ソース・ド

レイン領域17、17の上には、図示しない電極とのコンタクトを確保するためのコンタクト層18が適宜設けられている。そして、絶縁層19により覆われ、図示しないコンタクト開口を介して適宜配線が設けられている。

【0058】以上説明した構造において、ゲート絶縁膜12は、酸化シリコンよりも誘電率が高い高誘電材料により形成されている。そのような高誘電材料としては、具体的には、例えば、酸化ハフニウム(HfO_x)や酸化ジルコニウム(ZrO_x)、あるいは酸化ランタン(LaO_x)などのランタノイド系金属の酸化物を挙げることができる。また、酸化イットリウム(Y_2O_3)や酸化スカンジウム(Sc_2O_3)などを挙げることもできる。またさらに、 $HfSiO_x$ や $ZrSiO_x$ などのように、これらこれら金属酸化物とシリコン(Si)との化合物(シリケート)を挙げることもできる。またあるいは、これら金属酸化物と酸化アルミニウム(AlO_x)との化合物(あるいは混合物)を挙げることもできる。

【0059】一方、ゲート電極13の材料としては、例えば、多結晶シリコンなどを用いることができる。そして、このゲート電極13の両側面は、ゲート電極を酸化させることにより形成した酸化層20により被覆されている。そして、この酸化層20は、ゲート絶縁膜12との界面に向けてやや内側に「食い込む」ように形成され、その結果として、ゲート電極13の下端部が曲面状に「丸められた」形状に形成されている。後に詳述するように、この形状はゲート電極13の側面を酸化して酸化層20を形成することにより実現され、このようにゲート電極13の下端部を曲面状とすることにより、電界の集中を緩和してトランジスタの性能を上げることが可能となる。

【0060】そして、本実施形態においては、ゲート絶縁膜12の両端付近に、窒素(N)の含有量がゲート絶縁膜12の中央付近よりも相対的に高い高濃度領域14、14が設けられている。すなわち、この高濃度領域14、14においては、ゲート絶縁膜12を構成する金属元素あるいはシリコン(Si)の少なくとも一部が窒素と結合した状態が形成されている。このような、シリコン(Si)あるいは金属元素の窒化物は、酸素の拡散係数が低く、酸素の拡散を抑制する作用を有する。

【0061】またさらに、高濃度領域14に含有される窒素は、その上下に隣接する半導体層10及びゲート電極13に含まれるシリコン(Si)とも安定的に結合する傾向を有する。その結果として、高濃度領域14とその上下の半導体層10及びゲート電極13との界面における緻密性が改善され、ゲート絶縁膜12の両端からこれら界面を介した酸素の内部への侵入を効果的に阻止することができる。

【0062】すなわち、このように窒素の含有量が高い

領域14を両端付近に設けることによって、ゲート電極13の両側面を酸化して酸化層20を形成する工程において、酸素の内部への侵入を防ぎ、図26に関して前述したような界面酸化層105の形成を効果的に阻止することができる。つまり、界面酸化層105の形成を防ぐことにより、図26に関して前述したような、しきい値の上昇や電流駆動力の低下、あるいはこれら特性の「ばらつき」などの問題を解消し、高誘電材料を用いた高集積度、高性能、高信頼性を有する半導体装置を実現できる。

【0063】また、本実施形態においては、このようにゲート絶縁膜12の両端からの酸素の侵入を阻止できればよいのであるから、高濃度領域14と、その他のゲート絶縁膜12の部分とは、必ずしも明瞭に区画される必要はない。つまり、ゲート絶縁膜12において、中央部から両端に向かって窒素の含有量が相対的に上昇するような略連続的な濃度分布を設けることにより、高濃度領域14を形成してもよい。この場合には、高濃度領域14とゲート絶縁膜12のその他の部分との間において、窒素の含有量のステップ的な変化ではなく、略連続的に変化する。

【0064】また、本実施形態においては、高濃度領域14において、窒素のみならず、シリコン(Si)も相対的に高い含有量で含まれるようにすることも望ましい。このようにすれば、高濃度領域14において、シリコン(Si)と窒素とが結合することにより、酸素の侵入を強固に阻止する構造を得ることができる。特に、ゲート絶縁膜12の材料として、シリコンを含まない金属酸化物を用いるような場合に、高濃度領域14においては、窒素とともにシリコンも高い濃度で導入するとよい。また、ゲート絶縁膜12の材料として、金属シリケート酸化物を用いる場合でも、高濃度領域14においてシリコンの含有量が相対的に高くなるようにするとよい。

【0065】なお、窒素と金属との結合により形成される金属窒化物には、導電性を有するものもある。また、窒化物を形成することにより、誘電率が大きく低下するような場合もあり得る。これらの場合には、特に、高濃度領域14において、窒素のみならず、シリコン(Si)も相対的に高い含有量で含まれるようにするとよい。このようにすれば、高濃度領域14において、シリコン(Si)と窒素とが結合することにより、絶縁性と誘電率がともに高く、化学的にも安定なゲート絶縁膜12を得ることができる。

【0066】ところで、本実施形態の構成によれば、ゲート絶縁膜12の両端付近に、このような高濃度領域14を設けることにより、ゲート絶縁膜12のうちで、トランジスタのキャリア走行部いわゆるチャネルの上の部分(ゲート絶縁膜12の中央付近)と、エクステンション領域15の上の部分(高濃度領域14)とでは、誘電

率が異なる。このような誘電率の分布は、以下に説明するような利点を有する。

【0067】すなわちまず、高濃度領域14の誘電率が相対的に低くなる場合には、ソース／ドレイン部17とゲート電極13との容量結合が弱くなることにより、トランジスタの負荷容量が小さくなる。その結果として、トランジスタを高速にすることができます。

【0068】またこれとは逆に、高濃度領域14の誘電率が相対的に高くなる場合には、ソース／ドレインのエクステンション領域15の抵抗がゲートの電圧により低くなる効果を利用して電流駆動力を上げることが可能となり、また、エクステンション領域15の電界を下げる効果によりトランジスタのホットキャリア信頼性を向上させることができます。

【0069】窒素の含有量が相対的に高い高濃度領域14の比誘電率は、相対的に高くなるか、あるいは低くなるかのいずれかとなるが、それは、ゲート絶縁膜12を構成する元素により適宜選択することが可能である。従って、目的とする半導体装置において必要とされるトランジスタの役割に応じて使い分けることが可能である。

【0070】また一方、近年、金属酸化物を含有する材料のようにバンドギャップの小さい材料をゲート絶縁膜12として用いる場合、ドレイン端におけるホットキャリアが絶縁障壁を乗り越えてゲートに流れ込むことによる消費電力の増加が問題となりつつある。本実施形態によれば、ゲート絶縁膜12のうちのドレインに近接した端部のみに、高濃度領域14としてバンドギャップが大きい材料を配置することが可能であり、このような消費電力の増加を抑制することが可能である。

【0071】またさらに、近年、金属酸化物を含有する材料のようにバンドギャップが小さく耐圧が小さい材料が特に電界の強いゲート端に設けられることによる絶縁破壊の問題が問題となりつつある。本実施形態によれば、ドレイン端部のみに高濃度領域14としてバンドギャップが大きい材料を配置することが可能であり、このような絶縁破壊の問題も抑制することが可能となる。

【0072】一方、窒素は、酸素(O)と結びついたり、Si-O(シリコン-酸素)のネットワーク内に取り込まれると、正の電荷及び負の電荷を形成する。このような電荷の形成は、トランジスタのしきい値を変化させたり、ゲート絶縁膜の近傍を走行するキャリアの散乱を促進し、トランジスタの駆動力を低下させる場合がある。これに対して、本実施形態においては、このような問題を引き起こす心配がないエクステンション領域15の上のゲート絶縁膜12に高濃度の窒素を導入するので、このような問題を起こす心配はない。

【0073】また、窒素は、酸素と結びついたり、Si-Oのネットワーク内に取り込まれると電荷のトラップ中心をつくる場合もある。このようなトラップが多数存在すると、キャリアが捕らえられることによるしきい値

の変化が生じたり、あるいはゲート絶縁膜全体としての絶縁特性の劣化を引き起こす場合がある。これに対しても、本実施形態によれば、やはりエクステンション領域15の上にのみ高濃度の窒素を導入するので、このような影響を受けにくいという点でも有利である。

【0074】次に、本実施形態の半導体装置の製造方法について説明する。

【0075】図2乃至図3は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【0076】まず、図2(a)に表したように、シリコン層10の表面に素子分離領域11を形成する。具体的には、例えば、シリコンウェーハの表面にSTI(ShallowTrench Isolation)用の溝を約0.4μmの深さに掘った後、SiO₂をCVD法により全面に堆積し、続いてCMP(Chemical Mechanical Polishing)により全面を平坦化することにより素子分離領域11を完成させる。

【0077】次に、図2(b)に表したように、ゲート積層構造を形成する。具体的には、例えば、ゲート絶縁膜となるハフニウム(Hf)酸化物とシリコン酸化物との混合膜12をCVD法により500°Cでウェーハ全面に約5nmの厚さ堆積する。次に、ゲート電極となる多結晶シリコン13をCVD法により堆積する。

【0078】次に、図2(c)に表したように、ゲートをパターニングする。具体的には、フォトリソグラフィを用いてゲート電極13の位置を規定するマスク(図示せず)を形成し、塩素系(例えばBC13、あるいはBC13とHBrとの混合)ガスを用いて、多結晶シリコン13を反応性イオンエッチングによりエッチングすることによりゲート電極13をパターニングする。そして、このゲート電極13をマスクとして、希フッ酸によりゲート絶縁膜12をエッチングする。

【0079】次に、図2(d)に表したように、ゲート絶縁膜12の両端付近に、高濃度領域14を形成する。具体的には、例えば、室温で10Pa(パスカル)程度の窒素(N₂)を導入し、投入パワー1kWで60秒程度のプラズマ窒化処理を行なう。この窒化処理により、ゲート絶縁膜12の両端部において幅が約5nmの部分に窒素を導入して高濃度領域14を形成することができる。このプラズマ窒化処理の場合、高濃度領域14における窒素の含有量を約10%とすることができます。

【0080】次に、図3(a)に表したように、ゲート電極13の端部を丸める工程を実施し、さらにエクステンション領域15を形成する。具体的には、例えば、酸素雰囲気あるいは窒素酸素(NO)雰囲気で熱処理を施すことによりゲート電極13の露出部を酸化あるいは窒化させて、端部に「丸まり」を形成する。この工程において、先に導入された高濃度領域14の窒素は、その上下の半導体層10及びゲート電極13に含まれるシリコン(Si)とも安定的に結合することにより、界面の緻

密度が高くなり、ゲート絶縁膜12の両端から、これら界面を介した窒素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0081】次に、砒素(A s)やボロン(B)などの不純物をイオン注入により導入し、熱処理によりこの不純物を拡散、活性化させることにより、エクステンション領域15を形成する。

【0082】次に、図3(b)に表したように側壁16を形成し、コンタクト部のソース/ドレイン領域17を形成する。具体的には、例えば、まず窒化シリコン(SiN)を堆積し、ウェーハ全面を反応性イオンエッチングによりエッチバックするとにより、側壁16を形成することができる。そして、砒素(A s)やボロン(B)などの不純物をイオン注入し、その後の熱処理により活性化させることにより、ソース/ドレイン領域17を形成する。

【0083】次に、図3(c)に表したように、コンタクト層18を形成する。具体的には、例えば、ウェーハ全面に、ニッケル(Ni)を堆積し、下地のシリコンと反応させることにより、ニッケルシリサイド(NiSi)からなるコンタクト層18を形成できる。あるいは、ニッケルシリサイドを直接、堆積してもよい。

【0084】この後、図3(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。本具体例の場合、エクステンション領域15の直上のHfSiOゲート絶縁膜が窒化されてHfSiONの高濃度領域14が形成されている。この高濃度領域14に含有される窒素は、望ましくはシリコンと結びついている。この高濃度領域14の横方向の幅は、約5nmであり、窒素の含有濃度は約10%まで高められている。

【0085】このような高濃度領域14を設けることにより、その後の工程の際に、ゲートゲート絶縁膜の上下界面における異常酸化は抑止され、SiO₂やSiONをゲート絶縁膜に用いた場合と同様に、ゲート絶縁膜12と半導体層10との界面、およびゲート絶縁膜12とゲート電極13との界面に図26に表したような界面酸化層105は実質的に形成されない。その結果として、半導体層10のチャネル部にゲート絶縁膜12が直接接合した構造が得られる。

【0086】すなわち、本実施形態によれば、ゲート絶縁膜12の両端から窒素を導入することにより、高濃度領域14を確実且つ容易に形成することができる。そして、このようにして形成した半導体装置は、図1に関して前述したように、界面酸化層の形成を防いで、高性能且つ高信頼性を維持しつつ高集積化が可能となる。

【0087】なお、以上説明した具体例においては、ゲート電極13の材料として多結晶シリコンを用いている

が、これ以外にも、例えば、シリコン・ゲルマニウム(SiGe)あるいはゲルマニウム(Ge)、あるいは窒化チタン(TiN)などの各種の導電性材料、あるいはこれらとシリコンとが反応したシリサイド、またはこれらとゲルマニウムとが反応したジャーマナイトなどを用いても良い。

【0088】また、ゲート絶縁膜12の材料としても、図1に関して前述したように、各種の金属酸化物、あるいはこれらのシリケートを同様に用いることができる。

【0089】また、図1に関して前述したように、高濃度領域14において窒素のみならずシリコンも高濃度に導入するためには、例えば、斜めイオン注入法、あるいは側面イオン注入法によりシリコンを導入すればよい。

【0090】また、図2(a)に関して前述したゲート絶縁膜12の形成法としては、MOCVD(Metal-Organic Chemical Vapor Deposition)法やハライドCVD法、ALD法、スパッタ法、蒸着法、アブレーション法、塗布法あるいはその他の各種の方法を用いることができる。さらに、その形成の際にラジカルまたはプラズマを用いても良いし、光を照射する方法や触媒反応を用いてもよい。

【0091】また、図2(d)に関して前述したプラズマ窒化工程においては、ウェーハを収容した処理チャンバ内で直接プラズマを形成しても良いし、処理チャンバとは別に設けられたプラズマ生成チャンバにおいて生成したプラズマを処理チャンバに導入してもよい。

【0092】処理チャンバ内でプラズマを直接形成する方法の場合、プラズマから入射する粒子が基板に垂直に入射しやすく、ゲート絶縁膜12の側面を窒化する効率が高くなき場合がある。そのような時は、図4に示したように、基板Sに対して水平な方向に磁場Mを印加して粒子の入射方向を斜めに偏向させることが有効である。

【0093】一方、処理チャンバとは別にプラズマ生成チャンバを設ける場合には、図5に表したように、ラジカル粒子の入射方向に対して基板Sを水平方向に設置することにより、効率の良い窒素の導入が可能となる。

【0094】さらに、図4及び図5に表したいずれの方法においても、基板Sを回転させることで、均一に窒素を導入できる。また、図4及び図5に示したような窒化処理に際して、電子銃(図示せず)などの中性化装置を設けることにより、中性粒子を増やして窒化処理の際のチャージアップによる絶縁破壊を抑制することができる。

【0095】また、図2(d)に関して前述した窒素導入処理の後には、熱処理を施してもよく、また、エクステンション領域15のイオン注入後の不純物活性化熱処理あるいはゲート側壁堆積工程時の熱処理により代用することもできる。エクステンション領域15への不純物導入の方法としては、イオン注入以外にも、例えば、不

純物ドープされたシリコン (Si) などの層を堆積し、そこからの固相拡散によりエクステンション領域 15 を形成することも可能である。あるいは、ゲート側壁 16 を構成する SiO_2 や $SiON$ などに不純物をドープし、この側壁 16 からの拡散によりエクステンション領域 15 を形成することも可能である。

【0096】一方、図 2 (d) に表した窒素導入工程と、図 3 (a) に表したエクステンション領域の不純物導入工程の順序は、逆にしてもよい。

【0097】またさらに、図 3 (c) に関して前述したコンタクト層 18 の材料としては、ニッケルシリサイド以外にも、例えば、コバルトシリサイド ($CoSi_2$) やチタンシリサイド ($TiSi_2$) を始めとする各種の材料を用いることが可能である。

【0098】(第 2 の実施の形態) 次に、本発明の第 2 の実施の形態について説明する。

【0099】図 6 は、本実施形態にかかる半導体装置の要部断面構造を示す模式図である。同図について、図 1 乃至図 5 に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

【0100】本具体例の MISFET においても、ゲート絶縁膜 22 は第 1 実施形態の場合と同様に、酸化シリコンよりも誘電率が高い高誘電材料により形成されている。そのような高誘電材料としては、図 1 に関して前述したように、ランタノイド系金属やその他各種の金属の酸化物、あるいはこれらのシリケートなどを挙げることができる。

【0101】本実施形態においても、第 1 実施形態と同様に、ゲート絶縁膜 22 の両端には、窒素の含有量がその中央付近よりも相対的に高い高濃度領域 14 が設けられている。

【0102】またさらに、本実施形態においては、このゲート絶縁膜 22 の表面側 (ゲート電極 13 に近い側) に、窒素を相対的に高い濃度で含有する高濃度領域 24 が設けられている。つまり、ゲート絶縁膜 22 の窒素含有量が、その膜厚方向に見てゲート電極 13 に近接して高くなる分布を有する。

【0103】本実施形態によれば、まず、第 1 実施形態に関して前述したように、ゲート絶縁膜 22 の両端に高濃度領域 14 を設けることによって、酸素の内部への侵入を防ぎ、図 2 に示すように界面酸化層 105 の形成を効果的に阻止することができる。

【0104】またさらに、本実施形態によれば、ゲート絶縁膜 22 の表面側に窒素の濃度が高い高濃度領域 24 を設けることにより、ゲート絶縁膜 22 とゲート電極 13 との界面を介した酸素の侵入をさらに強固に阻止することができる。

【0105】すなわち、高濃度領域 24 に含有される窒素は、ゲート電極 13 に含まれるシリコン (Si) などの構成元素と結合して界面の緻密性を向上させる。その

結果として、図 2 に示すように前述したゲート電極 13 の端部を丸めるための酸化工程において、ゲート絶縁膜 22 とゲート電極 13 との界面を介した酸素の侵入をより確実に阻止することができる。つまり、図 2 (b) あるいは (c) に示したような界面酸化層 105 の形成を確実に阻止できる。

【0106】しかも、この高濃度領域 24 は、半導体層 10 からは離れたゲート電極 113 の側に形成されるので、窒素の添加による走行キャリアへの影響も最小限に抑えることができる。

【0107】図 7 及び図 8 は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。これらの図面についても、図 1 乃至図 6 に関して前述したものと同様の要素には同一の符号を付してその詳細な説明は省略する。すなわち、本具体例においても、まず、図 7 (a) に示すように、半導体層 10 の表面に STI などの素子分離領域 11 を形成する。

【0108】次に、図 7 (b) に示すように、ゲート絶縁膜 22 とゲート電極 13 との積層構造を形成する。例えば、ゲート絶縁膜となるハフニウム・シリコン酸化物 ($HfSiO$) 膜 22 を CVD 法により $500^{\circ}C$ でウェーハ全面に 5 nm の厚さ堆積する。そして、この酸化膜の表面に窒化処理を施して高濃度領域 24 を形成する。具体的には例えば、 $HfSiO$ 膜 22 の表面を、 10 Pa 程度の窒素 (N_2) 霧囲気において投入パワー 30 W のプラズマに 120 秒 程度の間、晒すことにより、表面から深さ 2 nm 程度の範囲を窒化させて高濃度領域 24 を形成することができる。なお、この時に、ゲート絶縁膜 22 と半導体層 10 との界面の近傍にまで窒素が過度に入らないように注意する必要がある。

【0109】ゲート絶縁膜 22 の表面を窒化処理したら、ゲート電極として、例えば、多結晶シリコン 13 を CVD 法により堆積する。

【0110】この後は、図 2 (c) 乃至図 3 (d) に関して前述した工程と同様にして製造することができる。

【0111】すなわち、図 7 (c) に示すように、ゲート電極 13 及びゲート絶縁膜 22 をパターニングする。

【0112】そして、図 7 (d) に示すように、ゲート絶縁膜 22 の両端に高濃度領域 14 を形成する。この工程の詳細についても、図 2 (d) に関して前述したものと同様とすることができる。すなわち、前述したように、例えば、室温で 10 Pa (パスカル) 程度の窒素 (N_2) を導入し、投入パワー 1 kW で 60 秒 程度のプラズマ窒化処理を行なうことにより、ゲート絶縁膜 22 の両端部に、幅が約 5 nm の部分に窒素を導入して高濃度領域 14 を形成することができる。このプラズマ窒化処理の場合、高濃度領域 14 における窒素の含有量を約 10% とすることができる。

【0113】次に、図 8 (a) に示すように、ゲート

電極13の端部を丸める工程を実施し、さらにエクステンション領域15を形成する。具体的には、例えば、酸素雰囲気あるいは窒素酸素(NO)雰囲気で熱処理を施すことによりゲート電極13の露出部を酸化あるいは窒化させて、端部に「丸まり」を形成する。この工程において、先に形成された高濃度領域14及び24により、ゲート絶縁膜12の内部あるいはその上下の界面を介した酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0114】次に、図8(b)に表したように、側壁16を形成し、さらにコンタクト部のソース・ドレイン領域17を形成する。

【0115】その後、図8(c)に表したように、コンタクト層18を形成し、同図(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。

【0116】以上説明したように、本実施形態においては、まずゲート絶縁膜22を形成しその表面に窒化を導入することにより、高濃度領域24を形成することができる。

【0117】しかる後に、第1実施形態と同様の手順によって、ゲート絶縁膜22の両端にも高濃度領域14が設けられた半導体装置を製造することができる。

【0118】本実施形態においても、高濃度領域14、24を形成するに際して、窒素のみならず、シリコン(Si)などの元素も導入してもよい。つまり、ゲート絶縁膜22が、例えば酸化ハフニウムなどの金属酸化物からなるような場合、窒素とシリコンとを導入することにより、ゲート絶縁膜22の中にこれら窒素とシリコンとの結合が形成されて、酸素の侵入をより強固に阻止することができる。

【0119】従って、図7(b)に表した工程におけるゲート絶縁膜22の表面への窒素の導入と同時に、あるいはこれの前後において、シリコン(Si)をゲート絶縁膜22の表面に導入してもよい。このためには、例えば、加速エネルギーを低く設定したイオン注入法やその他の各種の方法を用いることができる。

【0120】また、図7(d)に表した高濃度領域14に際しても、例えば、第3実施形態として次に説明するような斜めイオン注入法、あるいは側面イオン注入法をはじめとする各種の方法によりシリコン(Si)をゲート絶縁膜22の両端に導入してもよい。

【0121】(第3の実施の形態)次に、本発明の第3の実施の形態について説明する。

【0122】図9は、本実施形態にかかる半導体装置の要部断面構造を例示する模式図である。同図についても、図1乃至図8に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

【0123】本具体例のMISFETは、第1実施形態に関して前述したものと略同様の構造を有する。但し、その高濃度領域14の形成方法が異なる。

【0124】すなわち、本実施形態においても、ゲート絶縁膜12は第1実施形態の場合と同様に、酸化シリコンよりも誘電率が高い高誘電材料により形成されている。そのような高誘電材料としては、図1に関して前述したように、ランタノイド系金属やその他各種の金属の酸化物、あるいはこれらのシリケートなどを挙げることができる。

【0125】また、本実施形態においても、第1実施形態と同様に、ゲート絶縁膜12の両端には、窒素の含有量がその中央付近よりも相対的に高い高濃度領域34が設けられている。

【0126】このような高濃度領域34を設けることにより、第1実施形態に関して前述したように、ゲート絶縁膜12の両端に高濃度領域34を設けることによって、酸素の内部への侵入を防ぎ、図26に関して前述したような界面酸化層105の形成を効果的に阻止することができる。

【0127】図10及び図11は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。これらの図面についても、図1乃至図9に関して前述したものと同様の要素には同一の符号を付してその詳細な説明は省略する。すなわち、本具体例においても、まず、図10(a)に表したように、半導体層10の表面にSTIなどの素子分離領域11を形成する。

【0128】次に、図10(b)に表したように、ゲート絶縁膜12とゲート電極13との積層構造を形成する。例えば、ゲート絶縁膜12として酸化ハフニウム・シリコン(HfSiO)、ゲート電極として多結晶シリコン13をそれぞれ堆積する。

【0129】次に、図10(c)に表したように、ゲート電極13及びゲート絶縁膜12をバターニングする。

【0130】そして、図10(d)に表したように、ゲート絶縁膜12の両端に高濃度領域34を形成する。本実施形態の場合、この工程において、「斜めイオン注入法」を用いる。例えば、半導体層10の主面に対して約60度の角度で窒素を加速電圧1kV、ドーズ量 $1 \times 10^{16} \text{ cm}^{-2}$ 程度の条件でイオン注入する。このイオン注入により、ゲート絶縁膜12の両端において、約5nmの幅にわたり窒素が相対的に高い濃度で導入された高濃度領域34を形成することができる。なお、この具体例の条件の場合、高濃度領域34における窒素のピーク導入量は約10%である。

【0131】この後の工程については、図2乃至図3に関して前述したものと同様とることができる。

【0132】すなわち、図11(a)に表したように、ゲート電極13の端部を丸める工程を実施し、さらにエクステンション領域15を形成する。具体的には、例え

ば、酸素雰囲気あるいは窒素酸素(NO)雰囲気で熱処理を施すことによりゲート電極13の露出部を酸化あるいは窒化させて、端部に「丸まり」を形成する。この工程において、先に形成した高濃度領域34により、酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0133】そして、図11(b)に表したように、側壁16を形成し、さらにコンタクト部のソース・ドレイン領域17を形成する。

【0134】その後、図11(c)に表したように、コンタクト層18を形成し、同図(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。

【0135】以上説明したように、本実施形態においては、「斜めイオン注入法」によって、窒素が相対的に高い濃度に導入された高濃度領域34を形成することができる。

【0136】また、本実施形態においても、高濃度領域34を形成するに際して、窒素のみならず、シリコン(Si)などの元素も導入してもよい。つまり、ゲート絶縁膜22が、例えば酸化ハフニウムなどの金属酸化物からなるような場合、窒素とシリコンとを導入することにより、ゲート絶縁膜12の中にこれら窒素とシリコンとの結合が形成されて、酸素の侵入をより強固に阻止することが可能となる。

【0137】従って、図11(d)に表した工程における窒素の導入と同時に、あるいはこれの前後において、シリコン(Si)をゲート絶縁膜12の両端に導入してもよい。この方法としても、同様の斜めイオン注入法、あるいは側面イオン注入法をはじめとする各種の方法を用いることができる。

【0138】以上説明したように、本実施形態によれば、斜めイオン注入法によりゲート絶縁膜12の両端に窒素を導入し、酸素の侵入を阻止した半導体装置を製造することが可能となる。

【0139】(第4の実施の形態) 次に、本発明の第4の実施の形態について説明する。

【0140】図12は、本実施形態にかかる半導体装置の要部断面構造を例示する模式図である。同図についても、図1乃至図11に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

【0141】本具体例のMISFETも、第1実施形態に関して前述したものと略同様の構造を有する。但し、その高濃度領域44が、窒化シリコンなどをゲート絶縁膜12の側面から埋め込むことにより形成されている点が異なる。

【0142】すなわち、本実施形態においても、ゲート絶縁膜12は第1実施形態の場合と同様に、酸化シリコ

ンよりも誘電率が高い高誘電材料により形成されている。そのような高誘電材料としては、図1に関して前述したように、ランタノイド系金属やその他各種の金属の酸化物、あるいはこれらのシリケートなどを挙げることができる。

【0143】また、本実施形態においても、第1実施形態と同様に、ゲート絶縁膜12の両端には、窒素の含有量がその中央付近よりも相対的に高い高濃度領域44が設けられている。

【0144】このような高濃度領域44を設けることにより、第1実施形態に関して前述したように、ゲート絶縁膜12の両端に高濃度領域44を設けることによって、酸素の内部への侵入を防ぎ、図26に関して前述したような界面酸化層105の形成を効果的に阻止することができる。

【0145】図13及び図14は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。これらの図面についても、図1乃至図12に関して前述したものと同様の要素には同一の符号を付してその詳細な説明は省略する。すなわち、本具体例においても、まず、図13(a)に表したように、半導体層10の表面にSTIなどの素子分離領域11を形成する。

【0146】次に、図13(b)に表したように、ゲート絶縁膜12とゲート電極13との積層構造を形成する。例えば、ゲート絶縁膜12として酸化ハフニウム・シリコン(HfSiO)、ゲート電極として多結晶シリコン13をそれぞれ堆積する。

【0147】次に、図13(c)に表したように、ゲート電極13及びゲート絶縁膜12をパターニングする。本実施形態においてはまず、この工程において、ゲート絶縁膜12をサイドエッティングにより、同図に表したようにゲート電極13よりも内側にエッティングする。

【0148】具体的には、フォトリソグラフィを用いてゲート電極13の位置を規定するマスク(図示せず)を形成し、塩素系(例えばBC13、あるいはBC13とHBrとの混合)ガスを用いて、多結晶シリコン13を反応性イオンエッティングによりエッティングすることによりゲート電極13をパターニングする。そして、このゲート電極13をマスクとして、希フッ酸によりゲート絶縁膜12をエッティングする。この際に、エッティング時間を長めに設定することにより、ゲート絶縁膜12にサイドエッティングを生じさせる。例えば、ゲート電極13の端面よりもゲート絶縁膜12の端面が約5nm程度、後退させる。

【0149】次に、このようにしてゲート絶縁膜12の両端に形成したオーバーハング部分に、高濃度領域44を埋め込むことにより、図13(d)に表した構造を形成する。

【0150】すなわちまず、スパッタあるいはCVDなどの方法により、ウェーハ全面に窒化シリコン(Si

N)などの窒素を含有する窒素含有材料を、例えば7nm程度の厚みに堆積する。

【0151】この堆積プロセスに際しては、ゲート絶縁膜12の端部において酸化が生じないような条件を選択することが望ましい。何故ならば、この状態では、ゲート絶縁膜12の端部は、高濃度領域により保護されていないので、酸素を含有する雰囲気において加熱などすると、ゲート絶縁膜12の内部およびその上下の界面を介して酸素が内部に侵入し、図26に関して前述したような界面酸化層105が形成される虞があるからである。従って、この堆積プロセスにおいて雰囲気酸素が含有される場合には、できれば室温あるいはそれに近いような低温において実施することが望ましい。

【0152】さて、ウェーハ全面に窒化シリコンなどの窒素を含有する窒素含有材料を堆積したら、次に、反応性イオンエッチングなどの、いわゆる異方性エッチングを施すことにより、ゲートの側面の部分以外の絶縁膜12の両端に窒素含有材料を除去する。このようにして、ゲート絶縁膜12の両端のオーバーハング部分に窒素含有材料からなる高濃度領域44を形成できる。

【0153】なお、この工程によれば、図13(d)に表したように、ゲート電極13の両側面にも窒素含有材料からなる薄層44が残留する場合がある。しかし、次に説明するように、後の工程の障害とはならない。

【0154】次に、図14(a)に表したように、ゲート電極13の端部を丸める工程を実施し、さらにエクステンション領域15を形成する。具体的には、例えば、酸素雰囲気あるいは窒素酸素(NO)雰囲気で熱処理を施すことによりゲート電極13の露出部を酸化あるいは窒化させて、端部に「丸まり」を形成する。この工程において、先に形成した高濃度領域44により、酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0155】また、この際に、ゲート電極13の側面には、前述したような窒素含有材料からなる薄層44が形成されている場合もあるが、その膜厚は極めて薄いため、ゲート電極13の側面の酸化などの進行を実質的に阻害することはない。

【0156】次に、図14(b)に表したように、側壁16を形成し、さらにコンタクト部のソース・ドレイン領域17を形成する。

【0157】その後、図14(c)に表したように、コンタクト層18を形成し、同図(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。

【0158】以上説明したように、本実施形態においては、ゲート絶縁膜12をサイドエッチングすることによりオーバーハング部分を形成し、ここに窒化シリコンな

どの窒素含有材料を埋め込むことにより、高濃度領域44を設けることができる。

【0159】このようにして形成された高濃度領域44も、第1乃至第3実施形態と同様に、酸素の内部への侵入を強固に阻止し、図26に関して前述したような界面酸化層の形成を効果的に防ぐ作用を有する。

【0160】(第5の実施の形態)次に、本発明の第5の実施の形態について説明する。

【0161】図15は、本実施形態にかかる半導体装置の要部断面構造を例示する模式図である。同図についても、図1乃至図14に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

【0162】本具体例のMISFETは、ゲート絶縁膜12の両端において、アルミニウム(A1)の含有量がゲート絶縁膜12の中央付近よりも相対的に高い高濃度領域54が設けられている。この高濃度領域54のアルミニウムは、酸素との結合力が極めて高いために、侵入してくる酸素と優先的に結合し、酸素の内部への拡散を抑制する作用を有する。

【0163】また、高濃度領域54に含有されるアルミニウムは、その上下に隣接する半導体層10及びゲート電極13に含まれるシリコン(Si)などとも安定的に結合する傾向を有する。その結果として、高濃度領域54とその上下の半導体層10及びゲート電極13との界面における緻密性が改善され、ゲート絶縁膜12の両端からこれら界面を介した酸素の内部への侵入を効果的に阻止することができる。

【0164】すなわち、このように窒素の含有量が高い領域54を両端付近に設けることによって、酸素の内部への侵入を防ぎ、図26に関して前述したような界面酸化層105の形成を効果的に阻止することができる。つまり、界面酸化層105の形成を防ぐことにより、図26に関して前述したような、しきい値の上昇や電流駆動力の低下、あるいはこれら特性の「ばらつき」などの問題を解消し、高誘電材料を用いた高集積度、高性能、高信頼性を有する半導体装置を実現できる。

【0165】また、本実施形態においても、このようにゲート絶縁膜12の両端からの酸素の侵入を阻止できればよいのであるから、高濃度領域54と、他のゲート絶縁膜12の部分とは、必ずしも明瞭に区画される必要はない。つまり、ゲート絶縁膜12において、中央部から両端に向かってアルミニウムの含有量が相対的に上昇するような略連続的な濃度分布を設けることにより、高濃度領域54を形成してもよい。この場合には、高濃度領域54とゲート絶縁膜12のその他の部分との間ににおいて、アルミニウムの含有量のステップ的な変化はなく、略連続的に変化する。

【0166】また、本実施形態においても、高濃度領域54において、アルミニウムのみならず、窒素(N)あるいはこれに加えてシリコン(Si)なども相対的に高

い含有量で含まれるようにすることも効果的である。このようにすれば、高濃度領域54において、アルミニウムによる阻止作用のみならず、アルミニウムと窒素とが結合することにより、あるいは窒素とシリコンとが結合することにより、酸素の侵入をさらに強固に阻止する構造を得ることができる。特に、ゲート絶縁膜12の材料として、シリコンを含まない金属酸化物を用いるような場合に、高濃度領域14においては、アルミニウムとともに窒素を導入し、またはこれに加えてさらにシリコンを導入するとよい。また、ゲート絶縁膜12の材料として、金属シリケート酸化物を用いる場合でも、高濃度領域14において窒素及びシリコンの含有量が相対的に高くなるようにするとよい。

【0167】なお、アルミニウムを添加することにより、ゲート絶縁膜12の導電性を有する場合もあり得る。また、アルミニウムを添加することにより、誘電率が低下するような場合もあり得る。これらの場合には、特に、高濃度領域54において、アルミニウムのみならず、窒素とシリコン(Si)も相対的に高い含有量で含まれるようにするとよい。このようにすれば、高濃度領域54において、シリコン(Si)と窒素とが結合することにより、絶縁性と誘電率がともに高く、化学的にも安定なゲート絶縁膜12を得ることができる。

【0168】また、本実施形態の構成によれば、ゲート絶縁膜12の両端付近に、このような高濃度領域54を設けることにより、ゲート絶縁膜12のうちで、トランジスタのキャリア走行部いわゆるチャネルの上の部分(ゲート絶縁膜12の中央付近)と、エクステンション領域15の上の部分(高濃度領域54)とでは、誘電率が異なる。このような誘電率の分布は、以下に説明するような利点を有する。

【0169】すなわちまず、高濃度領域54の誘電率が相対的に低くなる場合には、ソース/ドレイン部17とゲート電極13との容量結合が弱くなることにより、トランジスタの負荷容量が小さくなる。その結果として、トランジスタを高速にすることができます。

【0170】またこれとは逆に、高濃度領域54の誘電率が相対的に高くなる場合には、ソース/ドレインのエクステンション領域15の抵抗がゲートの電圧により低くなる効果を利用して電流駆動力を上げることが可能となり、また、エクステンション領域15の電界を下げる効果によりトランジスタのホットキャリア信頼性を向上させることができます。

【0171】アルミニウムの含有量が相対的に高い高濃度領域54の比誘電率は、相対的に高くなるか、あるいは低くなるかのいずれかとなるが、それは、ゲート絶縁膜12を構成する元素により適宜選択することができる。従って、目的とする半導体装置において必要とされるトランジスタの役割に応じて使い分けることが可能である。

【0172】また一方、近年、金属酸化物を含有する材料のようにバンドギャップの小さい材料をゲート絶縁膜12として用いる場合、ドレイン端におけるホットキャリアが絶縁障壁を乗り越えてゲートに流れ込むことによる消費電力の増加が問題となりつつある。本実施形態においても、ゲート絶縁膜12のうちのドレインに近接した端部のみに、高濃度領域54としてバンドギャップが大きい材料を配置することが可能であり、このような消費電力の増加を抑制することが可能である。

【0173】またさらに、近年、金属酸化物を含有する材料のようにバンドギャップが小さく耐圧が小さい材料が特に電界の強いゲート端に設けられることによる絶縁破壊の問題が問題となりつつある。本実施形態においても、ドレイン端部のみに高濃度領域54としてバンドギャップが大きい材料を配置することが可能であり、このような絶縁破壊の問題も抑制することが可能となる。

【0174】また一方、アルミニウムは、酸素(O)と結びついたり、Si-O(シリコン-酸素)のネットワーク内に取り込まれると、正の電荷及び負の電荷を形成する。このような電荷の形成は、トランジスタのしきい値を変化させたり、ゲート絶縁膜の近傍を走行するキャリアの散乱を促進し、トランジスタの駆動力を低下させる場合がある。これに対して、本実施形態においては、このような問題を引き起こす心配がないエクステンション領域15の上のゲート絶縁膜12に高濃度のアルミニウムを導入するので、このような問題を起こす心配はない。

【0175】また、アルミニウムは、酸素と結びついたり、Si-Oのネットワーク内に取り込まれると電荷のトラップ中心をつくる場合もある。このようなトラップが多数存在すると、キャリアが捕らえられることによるしきい値の変化が生じたり、あるいはゲート絶縁膜全体としての絶縁特性の劣化を引き起こす場合がある。これに対しても、本実施形態によれば、やはりエクステンション領域15の上にのみ高濃度のアルミニウムを導入するので、このような影響を受けにくいという点でも有利である。

【0176】図16及び図17は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。これらの図面についても、図1乃至図15に関して前述したものと同様の要素には同一の符号を付してその詳細な説明は省略する。すなわち、本具体例においても、まず、図16(a)に表したように、半導体層10の表面にSTIなどの素子分離領域11を形成する。

【0177】次に、図16(b)に表したように、ゲート絶縁膜12とゲート電極13との積層構造を形成する。例えば、ゲート絶縁膜12として酸化ハフニウム・シリコン(HfSiO)、ゲート電極として多結晶シリコン13をそれぞれ堆積する。

【0178】次に、図16(c)に表したように、ゲー

ト電極13及びゲート絶縁膜12をバターニングする。
【0179】次に、図16(d)に表したように、ゲート絶縁膜12の両端に高濃度領域54を形成する。この方法としては、例えば、「斜めイオン注入法」を用いることができる。

【0180】例えば、半導体層10の主面対して約60度の角度で、アルミニウムを加速電圧1kV、ドーズ量 $1 \times 10^{16} \text{ cm}^{-2}$ 程度の条件でイオン注入する。このイオン注入により、ゲート絶縁膜12の両端において、約5nmの幅にわたりアルミニウムが相対的に高い濃度で導入された高濃度領域54を形成することができる。なお、この具体例の条件の場合、高濃度領域54におけるアルミニウムのピーク導入量は約10%である。

【0181】この後の工程については、図2乃至図3に関して前述したものと同様とすることができる。

【0182】すなわち、図17(a)に表したように、ゲート電極13の端部を丸める工程を実施し、さらにエクステンション領域15を形成する。具体的には、例えば、酸素雰囲気あるいは窒素酸素(NO)雰囲気で熱処理を施すことによりゲート電極13の露出部を酸化あるいは窒化させて、端部に「丸まり」を形成する。この工程において、先に形成した高濃度領域54により、酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0183】そして、図17(b)に表したように、側壁16を形成し、さらにコンタクト部のソース・ドレイン領域17を形成する。

【0184】その後、図17(c)に表したように、コンタクト層18を形成し、同図(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。

【0185】以上説明したように、本実施形態においては、アルミニウムが相対的に高い濃度に導入された高濃度領域54を設けることにより、酸素の侵入を強固に阻止し、界面酸化層の界面酸化層の形成を防ぎつつ、微細な高性能の半導体装置を得ることができる。

【0186】また、第2実施形態に関して高濃度領域24として前述したように、ゲート絶縁膜12の表面側(ゲート電極13に近い側)に、アルミニウムを相対的に高い濃度で含有する高濃度領域をさらに設けてよい。つまり、ゲート絶縁膜22のアルミニウム含有量が、その膜厚方向に見てゲート電極13に近接して高くなる分布を有するようにすると、ゲート絶縁膜12とゲート電極13との間の界面を介した酸素の侵入をさらに強固に防ぐことができる。

【0187】またさらに、この表面側の高濃度領域に、アルミニウムのみならず窒素や、さらにシリコンも導入してもよいことは前述の通りである。

【0188】(第6の実施の形態) 次に、本発明の第6の実施の形態について説明する。

【0189】図18は、本実施形態にかかる半導体装置の要部断面構造を例示する模式図である。同図についても、図1乃至図17に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

【0190】本実施形態のMISFETにおいても、図18に表したように、ゲート電極13の下端部が丸められている。また、チャネル中央部において、ゲート絶縁膜12と半導体層10との界面、および、ゲート絶縁膜12とゲート電極13との界面には、図26に表した界面酸化層105のような誘電率の低い層は形成されていない。そして、ゲート電極13の側面には良質な絶縁膜60Aが形成され、エクステンション領域15の直上にも、同様に良質な絶縁膜60Bが形成されている。またさらに、これら絶縁膜60A、60Bの膜厚を比べると、ゲート電極の側面の絶縁膜60Aの膜厚は、エクステンション領域の上の絶縁膜60Bの膜厚とほぼ同程度に形成されている。

【0191】以上説明した本実施形態の構造によれば、まず、ゲート電極13の下端部が丸められていることにより、ゲート電極13の下端部における電界集中が緩和され、ゲート絶縁膜12の絶縁信頼性が向上する。

【0192】また、チャネル中央部において、ゲート絶縁膜12と半導体層10との界面、および、ゲート絶縁膜12とゲート電極13との界面には、図26に関して前述したような誘電率の低い界面酸化層105が形成されていないため、(1)しきい値が非常に高くなってしまう、(2)特にしきい値が短くなったときにしきい値が非常に高くなってしまう、(3)電流駆動力が減少する、(4)しきい値や駆動力などの特性がばらつくなどの不具合が抑制される。

【0193】さらに、エクステンション領域15の直上およびゲート電極13の側面と、側壁窒化膜16との間に良質な誘電率の低い絶縁膜60A、60Bが形成されており、ゲート側壁16を構成する窒化シリコン(SiN)と、ゲート電極13、エクステンション領域15、チャネル部(10)との距離が離れるため、寄生容量が低減し、また、電荷トラップが低減することによりスイッチング速度の向上や駆動力減少の抑制が実現する。

【0194】つまり、本実施形態によれば、界面酸化層を形成することなく、ゲート電極13の端部を丸め、さらに良質の絶縁膜60を形成することができる。

【0195】またさらに、本実施形態によれば、ゲート電極の側面の絶縁膜60Aの膜厚をエクステンション領域15の上の絶縁膜60Bの膜厚よりも厚く形成せず、両者の膜厚がほぼ同程度となるように形成することにより、MISFETの動作安定させて信頼性も向上できる。以下、この理由について説明する。

【0196】図19は、絶縁膜60Aと絶縁膜60Bの

膜厚のバランスを変えた場合に得られる要部断面構造を表す模式図である。すなわち、同図は、MISFETのゲート端部付近の拡大図であり、同図(a)は、絶縁膜60Aと絶縁膜60Bの膜厚を同程度とした場合、同図(b)は、絶縁膜60Aの膜厚を絶縁膜60Bの膜厚よりも厚く形成された場合を表す。

【0197】まず、図19(b)に表した構造から説明すると、このようにゲート電極13の側面の絶縁膜60Aの膜厚T1が厚くなると、絶縁膜60Aはゲート絶縁膜12よりも外側に大幅にはりだして、いわゆる「オーバーハング」を形成する。すると、ゲート側壁16の埋め込み工程において、窒化シリコンなどの材料をCVDやスパッタなどの方法により堆積した時に、このオーバーハングの下に十分に堆積することができず、ボイド(空洞)Vが生じてしまう。このようなボイドVは、電流リーカや電界の集中などの原因となる場合があり、MISFETの動作の安定性や信頼性の点で望ましくない。

【0198】これに対して、図19(a)に表したようにゲート電極13の側面の絶縁膜60Aの膜厚T1を厚く形成しなければ、オーバーハングは小さく、同図(b)に表したようなボイドVの発生を防ぐことができる。

【0199】ところが、絶縁膜60A、60Bを形成するために酸素を含有した雰囲気で加熱処理を施すと、単結晶シリコンからなるエクステンション領域15よりも多結晶シリコンからなるゲート電極13のほうが、酸化速度が速いという現象が見られる。本発明者の検討によれば、多結晶シリコンの酸化速度は、単結晶シリコンの酸化速度の1.5倍以上となる場合も観察された。

【0200】従って、このような場合、ゲート電極13の端部を丸めるために必要な厚み(図19(a)に示したT1の程度の厚みである)の絶縁膜60Aを形成すると、エクステンション領域15の上に形成される絶縁膜60Bの膜厚は、これよりも薄くなってしまう。ところが、エクステンション領域15の上の絶縁膜60Bの膜厚がこのように薄くなると、ソース・ドレインとゲートとの間に印加される電界に対する耐圧が不足し、リーキや絶縁破壊が生ずる虞がある。

【0201】一方これを防ぐために、エクステンション領域15の上の絶縁膜60Bの膜厚T2を厚く形成すると、ゲート電極60Aの側面の絶縁膜60Aの膜厚T1は図19(b)に示した如く厚くなりすぎ、オーバーハングによるボイドVが生じてしまう。

【0202】これに対して、本実施形態においては、後に詳述するように、活性酸素を用いて絶縁膜60A、60Bを形成する。このプロセスにより、絶縁膜60Aと60Bの膜厚のバランスを同程度とすることができる。すなわち、活性酸素を用いて酸化することにより、単結晶シリコンからなるエクステンション領域15と、多

結晶からなるゲート電極13と、を同程度の酸化速度で酸化させることができる。その結果として、エクステンション領域15の上の絶縁膜60Bの膜厚T2を十分に確保しつつ、ゲート電極13の側面の絶縁膜60Aの膜厚T1も同程度に抑制して、ボイドVの発生を防ぐことができる。

【0203】またさらに、このように活性酸素を用いて形成した絶縁膜60A、60Bは、酸素雰囲気で加熱して形成した酸化膜よりも良質であり、緻密性、絶縁特性、界面準位の少なさなどの点でも優れる。その結果として、半導体装置の動作特性や信頼性をさらに向上させることができる。

【0204】次に、本実施形態の半導体装置の製造方法について説明する。

【0205】図20及び図21は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。これらの図面についても、図1乃至図18に関して前述したものと同様の要素には同一の符号を付してその詳細な説明は省略する。すなわち、本具体例においても、まず、図20(a)に示したように、半導体層10の表面にSTIなどの素子分離領域11を形成する。

【0206】次に、図20(b)に示したように、ゲート絶縁膜12とゲート電極13との積層構造を形成する。例えば、ゲート絶縁膜となるハフニウム(Hf)酸化物とシリコン酸化物との混合膜12をMOCVD法により570°Cでウェーハ全面に約4nmの厚さに堆積する。さらに、基板温度400°C、圧力60Paで、出力1.5kWのマイクロ波によって励起されたAr/N₂混合プラズマに60秒間曝しハフニウム(Hf)酸化物とシリコン酸化物との混合膜12の表面に窒素(N)を導入する。

【0207】続いてゲート電極となる多結晶シリコン13をCVD法により堆積する。

【0208】次に、図20(c)に示したようにゲートをパターニングする。具体的には、フォトリソグラフィを用いてゲート電極の位置を規定するマスク(図示せず)を形成し、塩素系(例えばBC13、あるいはBC13とHBrとの混合ガス)ガスを用いて多結晶シリコン13を反応性イオンエッチングにより加工する。続いて、このゲート電極13をマスクして、表面を窒化したハフニウム(Hf)酸化物とシリコン酸化物との混合膜12をゲート電極を希フッ酸を用いてエッチングする。続いて、砒素(As)あるいはボロン(B)をイオン注入により半導体層10に導入してエクステンション領域15を形成する。

【0209】次に、図20(d)に示したように、絶縁膜60A、60Bを形成し、ゲート電極13の端部を丸める。ここで、本実施形態においては、酸素ラジカルまたは酸素イオンなどの活性な酸素を用いて絶縁膜60A、60Bを形成する。活性酸素を用いた場合の効果

は、少なくとも2つある。その1つは、図19に関して前述したように、絶縁膜60Aと60Bの膜厚を同程度とすることができることがある。もうひとつの効果は、絶縁膜60A、60Bの形成に際して、ゲート絶縁膜13の内部あるいはその上下界面を介して酸素が内部に侵入する現象を抑制できることである。

【0210】例えば、基板温度400°C、圧力60Paで、出力1.5kWのマイクロ波によって励起されたAr/O₂混合プラズマに30秒間曝し、ゲート電極13のエッチング加工およびエクステンション領域15の形成のためのイオン注入工程で生じたゲート絶縁膜12の端部のダメージ(損傷)を回復させるとともに、ゲート電極13の下端部を丸める。この時、同時にゲート電極13の側壁に絶縁膜60Aが形成され、エクステンション領域15のシリコン半導体層10の表面には絶縁膜60Bが形成される。

【0211】この工程において、図19に関して前述したように、活性酸素を用いることにより、良質の絶縁膜60A、60Bをほぼ同一の膜厚に形成することができる。しかも、活性酸素を用いた場合、図26に関して前述したような界面酸化層の105の形成も抑制できる。

【0212】次に、図21(a)に表したように、側壁16を形成する。すなわち、ゲート側壁材料として窒化シリコン(SiN)を堆積し、ウェーハ全面を反応性イオンエッチングによりエッチバックして側壁16を形成する。この際に、図19に関して前述したように、本実施形態においては、絶縁膜60Aのオーバーハング量が小さいので、窒化シリコンによる埋め込みが完全に達成され、ポイドの発生を解消することができる。

【0213】次に、図21(b)に表したように、砒素(As)あるいはボロン(B)をイオン注入し、その後の熱処理により注入不純物の活性化を行って、コンタクト部のソース・ドレイン領域17を形成する。

【0214】次に、図21(c)に表したように、コンタクト部のソース・ドレイン領域17とゲート電極13の表面に例え、ニッケルシリサイド(NiSi)などからなるコンタクト層18を形成する。さらに、絶縁膜19を全面に堆積して、図示しないコンタクトホールなどを適宜形成し、配線を形成することにより、本実施形態の半導体装置の要部が完成する。

【0215】以上説明したように、本実施形態においては、酸素ラジカルまたは酸素イオンなどの活性な酸素を用いて絶縁膜60A、60Bを形成することにより、これらの膜厚を同程度に形成し、図19に関して前述したようなポイドVの発生を阻止することができる。

【0216】またさらに、本実施形態によれば、酸素ラジカルまたは酸素イオンなどの活性な酸素を用いて絶縁膜60を形成することにより、ゲートの内部にまで界面酸化層を形成することなく、表面付近のみに良質の絶縁膜60A、60Bを形成することができる。

【0217】このように、内部における界面酸化層の形成を防ぐことができる理由は、活性酸素は、他の元素との反応性が高く、ゲート絶縁膜12の端面から内部に拡散侵入するよりも前に、失活してしまうか、加工ダメージ(損傷)回復のために消費されてしまうからであると考えられる。その結果として、内部に界面酸化層が形成されず、表面のみに良質の絶縁膜60A、60Bが形成される。

【0218】また、本実施形態における、この効果を確実なものとするためには、図20(d)に表した酸化工程の際の温度を概ね450°C以下とすることが望ましい。これよりも高い温度においては、失活した酸素がゲート絶縁膜12の内部に拡散する速度が高くなるために図26に例示したような界面酸化層105の形成が生じるからである。

(第7の実施の形態) 次に、本発明の第7の実施の形態について説明する。本実施形態においては、ゲート電極の端部を丸めるための絶縁膜を特に設けない半導体装置において、不要な酸素の侵入を防ぐための構造を実現する。

【0219】図22は、本発明の第7の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。

【0220】すなわち、同図に表した半導体装置は、本発明をMISFETに適用したものである。半導体層10の表面付近に素子分離領域11が形成され、これらにより分離された半導体部分にトランジスタが形成されている。このトランジスタは、半導体層10の上に、ゲート絶縁膜12とゲート電極13とが積層されたゲート構造を有する。

【0221】このゲート構造の両側には、側壁16が設けられ、その外側にソース領域17及びドレイン領域17が形成されている。そして、これらソース・ドレイン領域からゲートの下に向けて、ソース・エクステンション領域15とドレイン・エクステンション領域15がそれぞれ延出している。

【0222】またさらに、ゲート電極13、ソース・ドレイン領域17、17の上には、図示しない電極とのコンタクトを確保するためのコンタクト層18が適宜設けられている。そして、絶縁層19により覆われ、図示しないコンタクト開口を介して適宜配線が設けられている。

【0223】以上説明した構造において、ゲート絶縁膜12は、酸化シリコンよりも誘電率が高い高誘電材料により形成されている。そのような高誘電材料としては、具体的には、例えば、酸化ハフニウム(HfO_x)や酸化ジルコニウム(ZrO_x)、あるいは酸化ランタン(LaO_x)などのランタノイド系金属の酸化物を挙げることができる。また、酸化イットリウム(Y₂O₃)や酸化スカンジウム(Sc₂O₃)などを挙げることも

できる。またさらに、 $HfSiO_x$ や $ZrSiO_x$ などのように、これらこれら金属酸化物とシリコン(Si)との化合物(シリケート)を挙げることもできる。またあるいは、これら金属酸化物と酸化アルミニウム(Al O_x)との化合物(あるいは混合物)を挙げることもできる。

【0224】一方、ゲート電極13の材料としては、例えば、多結晶シリコンなどを用いることができる。そして、本実施形態においても、ゲート絶縁膜12の両端附近に、窒素(N)の含有量がゲート絶縁膜12の中央附近よりも相対的に高い高濃度領域14、14が設けられている。すなわち、この高濃度領域14、14においては、ゲート絶縁膜12を構成する金属元素あるいはシリコン(Si)の少なくとも一部が窒素と結合した状態が形成されている。このような、シリコン(Si)あるいは金属元素の窒化物は、酸素の拡散係数が低く、酸素の拡散を抑制する作用を有する。

【0225】またさらに、高濃度領域14に含有される窒素は、その上下に隣接する半導体層10及びゲート電極13に含まれるシリコン(Si)とも安定的に結合する傾向を有する。その結果として、高濃度領域14とその上下の半導体層10及びゲート電極13との界面における緻密性が改善され、ゲート絶縁膜12の両端からこれら界面を介した酸素の内部への侵入を効果的に阻止することができる。

【0226】すなわち、このように窒素の含有量が高い領域14を両端附近に設けることによって、酸素を含有した雰囲気において加熱を伴う工程において、酸素の侵入による界面酸化層の形成を防ぐことができる。例えば、本実施形態の半導体装置を製造する場合、薄膜の堆積工程や、フォトリソグラフィ工程、不純物導入工程、アニール工程などにおいて、酸素を含有した雰囲気で加熱処理を施す必要がある場合も多い。このような場合、高濃度領域14が設けられてないと、ゲート絶縁膜12を介して酸素が素子の内部に侵入し、図26に関して前述したような界面酸化層が形成される虞がある。こけら対して、本実施形態によれば、高濃度領域14を設けることにより、これらの工程における酸素の内部への侵入を防ぎ、図26に関して前述したような界面酸化層105の形成を効果的に阻止することができる。つまり、界面酸化層105の形成を防ぐことにより、図26に関して前述したような、しきい値の上昇や電流駆動力の低下、あるいはこれら特性の「ばらつき」などの問題を解消し、高誘電材料を用いた高集積度、高性能、高信頼性を有する半導体装置を実現できる。

【0227】また、本実施形態においても、このようにゲート絶縁膜12の両端からの酸素の侵入を阻止できればよいのであるから、高濃度領域14と、その他のゲート絶縁膜12の部分とは、必ずしも明瞭に区画される必要はない。つまり、ゲート絶縁膜12において、中央部

から両端に向かって窒素の含有量が相対的に上昇するような略連続的な濃度分布を設けることにより、高濃度領域14を形成してもよい。この場合には、高濃度領域14とゲート絶縁膜12のその他の部分との間において、窒素の含有量のステップ的な変化ではなく、略連続的に変化する。

【0228】また、本実施形態においても、高濃度領域14において、窒素のみならず、シリコン(Si)も相対的に高い含有量で含まれるようにすることも望ましい。このようにすれば、高濃度領域14において、シリコン(Si)と窒素とが結合することにより、酸素の侵入を強固に阻止する構造を得ることができる。特に、ゲート絶縁膜12の材料として、シリコンを含まない金属酸化物を用いるような場合に、高濃度領域14においては、窒素とともにシリコンも高い濃度で導入するとよい。また、ゲート絶縁膜12の材料として、金属シリケート酸化物を用いる場合でも、高濃度領域14においてシリコンの含有量が相対的に高くなるようにするとよい。

【0229】なお、窒素と金属との結合により形成される金属窒化物には、導電性を有するものもある。また、窒化物を形成することにより、誘電率が大きく低下するような場合もあり得る。これらの場合には、特に、高濃度領域14において、窒素のみならず、シリコン(Si)も相対的に高い含有量で含まれるようにするとよい。このようにすれば、高濃度領域14において、シリコン(Si)と窒素とが結合することにより、絶縁性と誘電率がともに高く、化学的にも安定なゲート絶縁膜12を得ることができる。

【0230】また、本実施形態の構成においても、ゲート絶縁膜12の両端附近に、このような高濃度領域14を設けることにより、ゲート絶縁膜12のうちで、トランジスタのキャリア走行部いわゆるチャネルの上の部分(ゲート絶縁膜12の中央附近)と、エクステンション領域15の上の部分(高濃度領域14)とでは、誘電率が異なる。このような誘電率の分布は、前述した如く、以下に説明するような利点を有する。

【0231】すなわちまず、高濃度領域14の誘電率が相対的に低くなる場合には、ソース/ドレイン部17とゲート電極13との容量結合が弱くなることにより、トランジスタの負荷容量が小さくなる。その結果として、トランジスタを高速にすることができます。

【0232】またこれとは逆に、高濃度領域14の誘電率が相対的に高くなる場合には、ソース/ドレインのエクステンション領域15の抵抗がゲートの電圧により低くなる効果を利用して電流駆動力を上げることが可能となり、また、エクステンション領域15の電界を下げる効果によりトランジスタのホットキャリア信頼性を向上させることができる。

【0233】窒素の含有量が相対的に高い高濃度領域1

4の比誘電率は、相対的に高くなるか、あるいは低くなるかのいずれかとなるが、それは、ゲート絶縁膜12を構成する元素により適宜選択することが可能である。従って、目的とする半導体装置において必要とされるトランジスタの役割に応じて使い分けることが可能である。

【0234】また一方、近年、金属酸化物を含有する材料のようにバンドギャップの小さい材料をゲート絶縁膜12として用いる場合、ドレイン端におけるホットキャリアが絶縁障壁を乗り越えてゲートに流れ込むことによる消費電力の増加が問題となりつつある。本実施形態によれば、ゲート絶縁膜12のうちのドレインに近接した端部のみに、高濃度領域14としてバンドギャップが大きい材料を配置することが可能であり、このような消費電力の増加を抑制することが可能である。

【0235】またさらに、近年、金属酸化物を含有する材料のようにバンドギャップが小さく耐圧が小さい材料が特に電界の強いゲート端に設けられることによる絶縁破壊の問題が問題となりつつある。本実施形態によれば、ドレイン端部のみに高濃度領域14としてバンドギャップが大きい材料を配置することが可能であり、このような絶縁破壊の問題も抑制することが可能となる。

【0236】一方、窒素は、酸素(O)と結びついたり、Si-O(シリコン-酸素)のネットワーク内に取り込まれると、正の電荷及び負の電荷を形成する。このような電荷の形成は、トランジスタのしきい値を変化させたり、ゲート絶縁膜の近傍を走行するキャリアの散乱を促進し、トランジスタの駆動力を低下させる場合がある。これに対して、本実施形態においては、このような問題を引き起こす心配がないエクステンション領域15の上のゲート絶縁膜12に高濃度の窒素を導入するので、このような問題を起こす心配はない。

【0237】また、窒素は、酸素と結びついたり、Si-Oのネットワーク内に取り込まれると電荷のトラップ中心をつくる場合もある。このようなトラップが多数存在すると、キャリアが捕らえられることによるしきい値の変化が生じたり、あるいはゲート絶縁膜全体としての絶縁特性の劣化を引き起こす場合がある。これに対しても、本実施形態によれば、やはりエクステンション領域15の上にのみ高濃度の窒素を導入するので、このような影響を受けにくいという点でも有利である。

【0238】次に、本実施形態の半導体装置の製造方法について説明する。

【0239】図23乃至図24は、本実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【0240】まず、図23(a)に表したように、シリコン層10の表面に素子分離領域11を形成する。具体的には、例えば、シリコンウェーハの表面にSTI(Shallow Trench Isolation)用の溝を約0.4μmの深さに掘った後、SiO₂をCVD法により全面に堆積し、続いてCMP(Chemical Mechanical Polishing)によ

り全面を平坦化することにより素子分離領域11を完成させる。

【0241】次に、図23(b)に表したように、ゲート積層構造を形成する。具体的には、例えば、ゲート絶縁膜となるハフニウム(Hf)酸化物とシリコン酸化物との混合膜12をCVD法により500°Cでウェーハ全面に約5nmの厚さ堆積する。次に、ゲート電極となる多結晶シリコン13をCVD法により堆積する。

【0242】次に、図23(c)に表したように、ゲートをバーニングする。具体的には、フォトリソグラフィを用いてゲート電極13の位置を規定するマスク(図示せず)を形成し、塩素系(例えばBCl₃、あるいはBCl₃とHBrとの混合)ガスを用いて、多結晶シリコン13を反応性イオンエッティングによりエッティングすることによりゲート電極13をバーニングする。そして、このゲート電極13をマスクとして、希フッ酸によりゲート絶縁膜12をエッティングする。

【0243】次に、図23(d)に表したように、ゲート絶縁膜12の両端付近に、高濃度領域14を形成する。具体的には、例えば、室温で10Pa(パスカル)程度の窒素(N₂)を導入し、投入パワー1kWで60秒程度のプラズマ窒化処理を行なう。この窒化処理により、ゲート絶縁膜12の両端部において幅が約5nmの部分に窒素を導入して高濃度領域14を形成することができる。このプラズマ窒化処理の場合、高濃度領域14における窒素の含有量を約10%とすることができます。

【0244】次に、図24(a)に表したように、砒素(As)やボロン(B)などの不純物をイオン注入により導入しエクステンション領域15を形成する。具体的には、例えば、窒素雰囲気で熱処理を施すことにより、それらの不純物を活性化させる。この工程において、先に導入された高濃度領域14の窒素は、その上下の半導体層10及びゲート電極13に含まれるシリコン(Si)とも安定的に結合することにより、界面の緻密性が高くなり、ゲート絶縁膜12の両端から、これら界面を介した窒素雰囲気内の残留酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。

【0245】次に、図24(b)に表したように側壁16を形成し、コンタクト部のソース/ドレイン領域17を形成する。具体的には、例えば、まず窒化シリコン(SiN)を堆積し、ウェーハ全面を反応性イオンエッティングによりエッチバックするとにより、側壁16を形成することができる。この際にもゲート絶縁膜12の両端から、これら界面を介したCVDガス中残留酸素の内部への侵入を効果的に阻止することができる。その結果として、図26に関して前述したような界面酸化層の形成を確実に阻止することができる。つぎに砒素(As)やボロン(B)などの不純物をイオン注入し、その後の熱

処理により活性化させることにより、ソース／ドレイン領域17を形成する。

【0246】次に、図24(c)に表したように、コンタクト層18を形成する。具体的には、例えば、ウェーハ全面に、ニッケル(Ni)を堆積し、下地のシリコンと反応させることにより、ニッケルシリサイド(NiSi)からなるコンタクト層18を形成できる。

【0247】この後、図24(d)に表したように、絶縁膜19を堆積し、図示しないコンタクトホールや配線を適宜形成することにより、半導体装置の要部が完成する。本具体例の場合、エクステンション領域15の直上のHfSiOゲート絶縁膜が窒化されてHfSiONの高濃度領域14が形成されている。この高濃度領域14に含有される窒素は、望ましくはシリコンと結びついている。この高濃度領域14の横方向の幅は、約5nmであり、窒素の含有濃度は約10%まで高められている。

【0248】このような高濃度領域14を設けることにより、その後の工程の際に、ゲートゲート絶縁膜の上下界面における異常酸化は抑止され、SiO₂やSiONをゲート絶縁膜に用いた場合と同様に、ゲート絶縁膜12と半導体層10との界面、およびゲート絶縁膜12とゲート電極13との界面に図26に表したような界面酸化層105は実質的に形成されない。その結果として、半導体層10のチャネル部にゲート絶縁膜12が直接接合した構造が得られる。

【0249】すなわち、本実施形態によれば、ゲート絶縁膜12の両端から窒素を導入することにより、高濃度領域14を確実且つ容易に形成することができる。そして、このようにして形成した半導体装置は、図1に関して前述したように、界面酸化層の形成を防いで、高性能且つ高信頼性を維持しつつ高集積化が可能となる。

【0250】なお、以上説明した具体例においては、ゲート電極13の材料として多結晶シリコンを用いているが、これ以外にも、例えば、シリコン・ゲルマニウム(SiGe)あるいはゲルマニウム(Ge)、あるいは窒化チタン(TiN)などの各種の導電性材料、あるいはこれらとシリコンとが反応したシリサイド、またはこれらとゲルマニウムとが反応したジャーマナイトなどを用いても良い。

【0251】また、ゲート絶縁膜12の材料としても、図1に関して前述したように、各種の金属酸化物、あるいはこれらのシリケートを同様に用いることができる。

【0252】また、図1に関して前述したように、高濃度領域14において窒素のみならずシリコンも高濃度に導入するためには、例えば、斜めイオン注入法、あるいは側面イオン注入法によりシリコンを導入すればよい。

【0253】また、図2(a)に関して前述したゲート絶縁膜12の形成法としては、MOCVD(Metal-Organic Chemical Vapor Deposition)法やハライドCVD法、ALD法、スパッタ法、蒸着法、アブレーション

法、塗布法あるいはその他の各種の方法を用いることができる。さらに、その形成の際にラジカルまたはプラズマを用いても良いし、光を照射する方法や触媒反応を用いてもよい。

【0254】また、図2(d)に関して前述したプラズマ窒化工程においては、ウェーハを収容した処理チャンバ内で直接プラズマを形成しても良いし、処理チャンバとは別に設けられたプラズマ生成チャンバにおいて生成したプラズマを処理チャンバに導入してもよい。

【0255】処理チャンバ内でプラズマを直接形成する方法の場合、プラズマから入射する粒子が基板に垂直に入射しやすく、ゲート絶縁膜12の側面を窒化する効率が高くなる場合がある。そのような時は、図4に示したように、基板Sに対して水平な方向に磁場Mを印加して粒子の入射方向を斜めに偏向させることができるとする。

【0256】一方、処理チャンバとは別にプラズマ生成チャンバを設ける場合には、図5に表したように、ラジカル粒子の入射方向に対して基板Sを水平方向に設置することにより、効率の良い窒素の導入が可能となる。

【0257】さらに、図4及び図5に表したいずれの方法においても、基板Sを回転させることで、均一に窒素を導入できる。また、図4及び図5に示したような窒化処理に際して、電子銃(図示せず)などの中性化装置を設けることにより、中性粒子を増やして窒化処理の際のチャージアップによる絶縁破壊を抑制することができる。

【0258】また、図2(d)に関して前述した窒素導入処理の後には、熱処理を施してもよく、また、エクステンション領域15のイオン注入後の不純物活性化熱処理あるいはゲート側壁堆積工程時の熱処理により代用することもできる。エクステンション領域15への不純物導入の方法としては、イオン注入以外にも、例えば、不純物ドープされたシリコン(Si)などの層を堆積し、そこからの固相拡散によりエクステンション領域15を形成することも可能である。あるいは、ゲート側壁16を構成するSiO₂やSiONなどに不純物をドープし、この側壁16からの拡散によりエクステンション領域15を形成することも可能である。

【0259】一方、図2(d)に表した窒素導入工程と、図3(a)に表したエクステンション領域の不純物導入工程の順序は、逆にしてもよい。

【0260】またさらに、図3(c)に関して前述したコンタクト層18の材料としては、ニッケルシリサイド以外にも、例えば、コバルトリシリサイド(CoSi₂)やチタンシリサイド(TiSi₂)を始めとする各種の材料を用いることが可能である。

【0261】以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。

【0262】 例えば、上述した具体例においては、半導体層10としてシリコン基板を用いているが、シリコン・ゲルマニウム(SiGe)基板、あるいはSOI(Silicon On Sapphire)基板、あるいはシリコン・ゲルマニウム(SiGe)上にシリコン層が形成された基板、あるいは基板内部に空洞が設けられたシリコン基板、あるいはそれらのいずれかを組み合わせた基板などを用いても良い。

【0263】 その他、本発明は、その趣旨を逸脱しない範囲において、種々変形して実施することができ、これらの実施例も本発明の範囲に包含される。

【0264】

【発明の効果】 以上説明したように、本発明によれば、窒素またはアルミニウムの含有量が高い高濃度領域をゲート絶縁膜の両端付近に設けることによって、酸素の内部への侵入を防ぎ、界面酸化層の形成を効果的に阻止しつつ、ゲート電極の丸め工程を実施することができる。その結果として、しきい値の上昇や電流駆動力の低下、あるいはこれら特性の「ばらつき」などの問題を解消しつつ、高誘電材料を用いた高集積度、高性能、高信頼性を有する半導体装置を実現できる。また本発明によれば、エクステンション領域の上の絶縁膜の膜厚を十分に確保しつつ、ゲート電極の側面の絶縁膜の膜厚も同程度に抑制して、ボイドの発生を防ぐことができる。

【0265】 また、本発明によれば、ゲート電極の端部を丸めるための側面酸化工程において、酸素ラジカルや酸素イオンなどの活性な酸素を用いることにより、ゲート絶縁膜の内部に酸素を侵入させることなく、ゲート電極の表面のみを効率的に酸化させることができる。その結果としてやはり、しきい値の上昇や電流駆動力の低下、あるいはこれら特性の「ばらつき」などの問題を解消しつつ、高誘電材料を用いた高集積度、高性能、高信頼性を有する半導体装置を実現できる。

【0266】 またさらに、このように活性酸素を用いて形成した絶縁膜は、酸素雰囲気で加熱して形成した酸化膜よりも良質であり、緻密性、絶縁特性、界面準位の少なさなどの点でも優れる。その結果として、半導体装置の動作特性や信頼性をさらに向上させることができる。

【0267】 すなわち、本発明によれば、高い誘電率を有する材料を用いた高集積可能な半導体装置を提供することが可能となり、産業上のメリットは多大である。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図2】 本発明の第1実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図3】 本発明の第1実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図4】 基板Sに対して水平な方向に磁場Mを印加して粒子の入射方向を斜めに偏向させる様子を表す模式図である。

ある。

【図5】 ラジカル粒子の入射方向に対して基板Sを水平方向に設置することにより、効率の良い窒素の導入ができることを表す模式図である。

【図6】 本発明の第2の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図7】 本発明の第2実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図8】 本発明の第2実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図9】 本発明の第3の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図10】 本発明の第3実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図11】 本発明の第3実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図12】 本発明の第4の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図13】 本発明の第4実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図14】 本発明の第4実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図15】 本発明の第5の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図16】 本発明の第5実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図17】 本発明の第5実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図18】 本発明の第6の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図19】 絶縁膜60Aと絶縁膜60Bの膜厚のバランスを変えた場合に得られる要部断面構造を表す模式図である。

【図20】 本発明の第6実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図21】 本発明の第6実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図22】 本発明の第7の実施の形態にかかる半導体装置の要部断面構造を示す模式図である。

【図23】 本発明の第7実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図24】 本発明の第7実施形態の半導体装置の製造方法の要部を表す工程断面図である。

【図25】 通常のプロセスフローによりMISFET(MIS Field Effect Transistor)を製造する際の要部工程を表す工程断面図である。

【図26】 通常のプロセスフローによりMISFETを製造する際の要部工程を表す工程断面図である。


【符号の説明】

10 半導体層


11 素子分離領域
 12 ゲート絶縁膜
 13 ゲート電極
 14 高濃度領域
 15 エクステンション領域
 16 ゲート側壁
 17 ソース・ドレイン領域
 18 コンタクト層
 19 絶縁膜
 22 ゲート絶縁膜
 24 高濃度領域

34 高濃度領域
 44 高濃度領域
 54 高濃度領域
 60A、60B 絶縁膜
 101 半導体層
 101 素子分離領域
 102 ゲート絶縁膜
 103 ゲート電極
 103 多結晶シリコン層
 105 界面酸化層
 113 ゲート電極


【図1】




【図2】




【図6】




【図5】




【図3】




【図4】




【図7】




【図9】




【図12】




【図8】




【図10】




【図15】




【図18】




【図1.1】




【図1.3】




【図2.2】




【図2.5】




【図14】




【図16】




【図26】




【図17】




【図19】




【図20】




【図21】



【図23】



【図24】



フロントページの続き

Fターム(参考) 5F058 BF02 BJ10

5F140 AA00 AA06 AA23 AA29 BA01
 BD11 BD13 BD15 BD16 BD17
 BE08 BE09 BE10 BE13 BE15
 BF04 BF08 BF10 BF11 BF18
 BG09 BG10 BG12 BG14 BG28
 BG34 BG38 BG49 BG50 BG51
 BG53 BH14 BJ01 BJ08 BK02
 BK12 BK13 BK16 BK21 BK34
 CB04 CE07 CF04

THIS PAGE BLANK (USPTO)